類比電路研讀小組 - 心得報告

CMRR定義是差模增益對共模增益的比值，因此當CMRR越大代表共模訊號的變化對差模放大訊號影響 ... Q 為何書上算noise都要由輸出端而referred到輸入端:. 類比電路研讀小組 DifferentialAmp.finalproposal 在上完類比積體電路課程以後，我們最後一次的作業為differentialamplifier,學生必須自己挑選架構與訂定規格,所以要先從paper找尋資訊並閱讀吸收,藉此也能讓新生們學習閱讀paper,以增加經驗的累積. 內容: 此組由 志賢_霽逵_倫愷_威成所組成 他們所閱讀及報告分享的reference: [1] SUDHIRM.MALLYAandJOSEPHH.NEVIN.“DesignProceduresforaFullyDifferentialFolded-CascodeCMOSOperationalAmplifier”IEEEJOURNALOFSOLID-STATECIRCUITS,VOL24,NO.6,DECEMBER1989   [2] PaulJ.Hurst,StephenH.Lewis,JohnP.Keane,FarbodAram,andKennethC.Dyer.”MillerCompensationUsingCurrentBuffersinFullyDifferentialCMOSTwo-StageOperationalAmplifiers”IEEETRANSACTIONSONCIRCUITSANDSYSTEMS—I:REGULARPAPERS,VOL.51,NO.2,FEBRUARY2004   [3] S.Rabii,andB.A.Wooley,“A1.8-VDigital-AudioSigma-DeltaModulatorin0.8umCMOS”,IEEEJournalofSolid-StateCircuit,vol.32,No.6,June1997.   [4] J.F.Duque-Carrillo,G.Torelli,R.P’erez-Aloe,J.M.Valverde,andF.Maloberti,“FullyDifferentialBasicBuildingBlocksBasedonFullyDifferentialDifferenceAmplifierswithUnity-GainDifferenceFeedback─1,TheoryandApplications,vol.42,No.3,March1995.”,IEEETransactiononCircuitsandSystems   [5] GongguiXuandSherifH.K.Embabi,A“SystematicApproachinConstructingFullyDifferentialAmplifiers”,IEEEJNL,Nov2000   [6] LeiWangandS.H.K.Embabi,”ANewSCDifferentiatorforTwo-PathBandpassdeltasigmaModulatorDesign”,IEEEJNL,Nov.2002   [7] JohanH.Huijsing,RonHogervorstandKlaas-JandeLangen,”Low-PowerLow-VoltageVLSIOperationalAmplifierCells”IEEETRANSACTIONSONCIRCUITSANDSYSTEMS-I:FUNDAMENTALTHEORYANDAPPLICATIONS,VOL.42,NO.11,NOV.1995,PP.841-852.   [8] KatsufumiNakamuraandL.RichardCarley,”AFULLYDIFFERENTIALOP-AMPTOPOLOGYWITHIMPROVEDPSRRANDCMRR” 劉秉澄/2009-08-27 DifferentialAmp.finalproposal(1) 在上完類比積體電路課程以後，我們最後一次的作業為differentialamplifier,學生必須自己挑選架構與訂定規格,所以要先從paper找尋資訊並閱讀吸收,藉此也能讓新生們學習閱讀paper,以增加經驗的累積. 內容: 此組由 建安_荷心_家榮_家翰所組成 他們所閱讀並報告分享的reference: [1]Ananalysisandimplementationofcommonmodefeedbackinhigh-speedfullydifferential. CChen,KKGe,LHe-ASIC,2007.ASICON'07.7thInternationalConference.pp.631-634 [2]Analysisanddesignoffullydifferentialgain-boostedtelescopiccascodeopamp.WJin,QYulin-Solid-StateandIntegratedCircuitsTechnology,2004.pp.1457-1460 [3]AVeryHighGainBandwidthProductFullyDifferentialAmplifier.JWeiss,BMajoux,GBouvier,SGSTpp.99,9thInternatiionalConferenceonVLSIDesing [4]FullydifferentialvariablegaininstrumentationamplifierbasedonafullydifferentialDDAtopologyGano,A.J.;Franca,J.E.;CircuitsandSystems,2000.Proceedings.ISCAS2000Geneva.The2000IEEEInternationalSymposiumon.Volume1, 31May-3June1998Page(s):45-48vol.1 [5]Fullydifferentialbasicbuildingblocksbasedonfullydifferentialdifferenceamplifierswithunity-gaindifferencefeedback.Duque-Carrillo,J.F.;Torelli,G.;Perez-Aloe,R.;Valverde,J.M.;Maloberti,F; Volume42, Issue3, March1995Page(s):190–192 CircuitsandSystemsI:FundamentalTheoryandApplications,IEEETransactionson [6]ImprovedFullyDifferentialAnalogFilters.Massarotto,M.;Casas,O.;Ferrari,V.;Pallas-Areny,R.;Volume56, Issue6, Dec.2007Page(s):2464–2469. DigitalObjectIdentifier10.1109/TIM.2007.904572 CircuitsandSystemsII:ExpressBriefs,IEEETransactionson [7]DesignofaFullyDifferentialGain-BoostedFolded-CascodeOpAmpwithSettlingPerformanceOptimization.SLi,QYulin-2005IEEEConferenceonElectronDevicesandSolid. PublicationDate:19-21Dec.2005.Onpage(s):441-444 [8]Avery-high-speedlow-powerlow-voltagefullydifferentialCMOSsample-and-holdcircuitwithlowholdpedestal Tsung-SumLee;Chi-ChangLu;Shen-HauYu;Jian-TingZhan; 23-26May2005Page(s):3111-3114Vol.4 劉秉澄/2009-08-27 layout 內容 基本介紹Layout的軟體，什麼是layout。

Layout的步驟有哪些，電路圖跟layout的轉換，還有post-simulation跟pre-simulation的差別。

討論 1.     為什麼要有n-well 在0.35um製程當中是用p型半導體當基板，但基本上p型半導體只能做nmos不能做pmos，所以需要n-well來做一個阻隔。

2.     DRC為何 0.35um製程裡面有一些基礎的規範，用來確保mos元件在製程裡能夠正常運作，因此在layout過程裡需要一個可以確保元件擺設位置是否合乎製程場可實行的規定之檢查軟體。

  3.     LVS為何 一個用來確保電路的連接線是否有問題的軟體，layout完之後因為複雜的連接線路，所以較難用人眼慢慢去檢查接線跟當初設計的電路圖是否完全一致，因此LVS是來檢查佈局圖是否與設計圖是一致的。

4.     Density的錯誤有何影響 在小電路layout模擬當中，會有DRC錯誤的density問題，但如果要下線成功就一定要把density補足，要不然容易會有IC塌陷的問題。

心得 學長介紹的laker軟體，是之後下晶片必用軟體之一。

剛開始接觸還不太習慣，電晶體的元件在IC裡跟電路圖長的不太相似，但是經過學長的解說之後，其實還蠻容易認得。

那學長也一一介紹剩下在layout上面容易遇到的問題，包括一些debug的經驗，讓我們獲益良多。

  劉秉澄/2009-08-18 singlestageamp   內容 Singlestage有哪些組態，每一個組態上有哪些差別，放大的值，輸入阻抗、輸出阻抗，每一個組態使用時機。

1.common-source 2.sourcefollower 3.commongate 4.cascode   討論 1.     Sourcefollower使用時機？ ANS:大部分是用voltagebuffer來使用，主要是當作前級與後級的緩衝來推動下級電路，其困難在於DRAIN至SOURCE的電壓，會使得MOS有可能會跑至線性區，如果是使用於OP時會造成工作區錯誤     2.     Foldedcascode跟cascode電路差別？ ANS:Cascode電路最大的優點就是在於增益可以做很高，但卻壓縮了輸入跟輸出擺幅的限制。

Foldedcascode跟一般cascode有一樣大的增益，但卻擁有比一般cascode更大一點的輸入擺幅。

3.     何謂非線性失真？ ANS:對於一般數學上解釋，函數表達當中只有一次項的變化就是線性，但是多出了超過一次的變化就是非線性，例如在MOS特性中因bodyeffect產生了的非線性失真。

心得 大家討論了有關於一些之前電子學有學到的一些電路組態，這次更再進一步的討論每一個組態的使用時機。

讓我們對於電晶體的應用上面，能夠更加深一些印象。

包括在設計上面常會碰到的問題，容易疏忽的情況，導致之後設計出來電路達不到預期的效果，這時容易遇到問題的地方，學長有特別提醒，讓我們多學了很多經驗。

  劉秉澄/2009-08-18 differentialamplifier   內容 討論differentialamplifiers基本特性，如何分析differentialamplifiers的計算、differentialpair優點和缺點，還有mismatch會有什麼影響。

1.singal-endanddifferentialoperation 2.differentialpair 3.common-moderesponse 4.withMOSloads 5.gilbertcell 討論 1.     何謂CMRR？ CMRR定義是差模增益對共模增益的比值，因此當CMRR越大代表共模訊號的變化對差模放大訊號影響越小。

而共模雜訊主要是受到不對稱的電路或是tailcurrent導致的Gm所產生 2.     書上提到Differentialpair在提高頻率下會有影響？ 在高頻時，並聯在tailcurrent上的寄生電容會有明顯的效果出現，而使得電流受到影響，就如第一點所討論的，使在差模訊號造成影響。

  3.     何謂GilbertCell？ 這是一個可以壓控增益電路(VGA)，主要用於Mixercircuit，就如一個乘法器的作用。

只要利用tailcurrent的變化來改變differentialpair的gm再加上正負端輸出接法的相異，可達到自己需求的gain變化，而將兩級差動對整合起來的電路及稱為GilbertCell。

另外我們也發現到書上的錯誤，經過討論以後也修改回正確的觀念。

心得 這一次討論完整了解如何分析differentialpair的直流跟交流分析，還有differential的多處優點，還有會遇到的問題。

雖然分析上較為複雜，但在觀念上可以了解為何differential的分析方式為何跟之前的單一級電路放大差異。

也知道在頻率提高的情況下differential會遇到的問題。

      劉秉澄/2009-08-18 Passiveandactivecurrentmirrors 內容 介紹主動性和被動性電流鏡的差異性,還有differentialpair接上主動性負載的分析 還有mismatch問題. 1.basiccurrentmirror 2.passivecurrentmirror 3.activecurrentmirror   課後心得：     此章著重在電流鏡的操作分析與應用，從基本型電流鏡介紹到CASCODE電流鏡，最後並介紹用來處理訊號的ACTIVE電流鏡。

我們可由書中介紹學得，電流鏡是利用COPY的概念去複製一穩定電流，而要當電流源使用則必須考量幾個問題： 電流源輸出電流夠不夠穩定？電流源輸出跨壓夠不夠大？以及受溫度影響的效應如何等等。

因此出現了CASCODE電流鏡改良了基本型電流鏡當電流源時因CHANNELLENGTHMODULATION造成輸出電流不夠穩定的缺點。

另外，在本章的最後提到主動電流鏡用來處理訊號，分析了大訊號與小訊號的操作，其重要目的是將”differentialinput”轉換為”single-endedoutput”。

      Q&A：   一、何謂overdrivevoltage？ Ans.定義overdrivevoltage是驅動MOS進入飽和區的最小VDS電壓，即 Vov=VGS–VTH。

  二、使用cascodecurrentmirror比basiccurrentmirror有什麼好處？ Ans.使用cascode組態的電流鏡其輸出Ro較大，解決了基本型電流鏡受channel-lengthmodulation困擾的問題，故可提供一較穩定電流源。

  三、在分析小訊號共模時，為何Figure5.30(a)的F與X可相連接？ Ans.因為此時Vin1=Vin2=Vin,CM，由於電路對稱的關係，F與X兩點可視         為等電位，故可相連接。

  劉秉澄/2009-08-18 Advancelayout     內容： 本次上課內容為佈局的進階教學，而且在課程中我們引進了半導體製程的重要教科書，由Griffin所寫的。

在前半段課程裡面我們介紹了形成一個CMOS所需的基本步驟，從一個剛長晶出來的矽基板到做成第一層Metal 所需要的光罩數目。

複習了這些基本製程原理後，就將其概念與佈局圖融為一體。

後半段我們移至電機系的電算教室，教導一些進階的佈局概念，包含了同重心，其他層金屬接觸層的應用..等等 Q&A：   一、製程doping時，為何需要先摻p型材料？        Ans:因為doping完要加熱，p型離子遷移率較低，之後再加入n型時，容  度才不會差太多。

  二、Layout時，Guardring需要圍著MOS元件打一圈的目的？ Ans:除了能有效的降低MOS的body-effect外，對抗雜訊和coupling產生  的非理想效應減少，使chipfailure的機會下降。

  三、差動信號元件layout時對稱的重要性？        Ans:如果差動的兩個信號不夠對稱時，在輸出很容易產生一offset和  mismatch的影響，使performance明顯的降低。

  課後心得：   此次課程除了介紹CMOS標準元件的製程外，還討論了畫佈局圖(Layout)時的基本技巧和該注意的部分。

       一開始對製程的部分大概只知道基本大的步驟，但實際上一個twin-well的製程起碼需要13道以上的光罩，不同的蝕刻方法dryetching、wetetching等，poly-silicon的沉積CVD(Chemicalvapordeposition)，doping時的順序也都有一定的程序，可說是需要非常精確的技術。

       Icdesign的一道重要手續──layout，許多技巧用來降低非理想效應，讓Post-simulation的specification與Pre-simulation設計的差距拉低。

不同Guardring的圍法優缺點，差動信號MOS設計時須注意的部分，像是摺數multiplier盡量使用2的次方為設計重點，在layout時主要使用交叉對稱的方式使信號也對稱，所以設計電路時也必須站在layout的角度來考量，還有重要的一點，以防chip燒掉的關鍵之一，走線寬度與電流的關係，1um的寬度可容許大概1mA的電流。

  劉秉澄/2009-08-18 Chap.6FrequencyResponseofAmplifiers 內容： 6.1generalconsideration 6.2CS-stage 6.3 sourcefollower Q&A： Q:為什麼共閘極組態電路輸入阻抗再高頻時與CL無關? A:在高頻時,CL將輸出節點與接地端短路,且ro對輸入阻抗之影響可忽略不計   Q:為什麼共閘極組態具有較大頻寬? A:因為CG組態的電容沒有產生米勒放大效應,因此沒有主極點產生,不會造成頻寬下降   Q:負載主動電流境差動對高頻時,映射極點有何影響? A:比起全差動電路而言,單端組態之電路中,映射極點可能導致電路之頻寬下降       心得 藉由瞭解電路的頻率響應，可以對電路的頻寬及穩定度有初步的認識。

對於以後的電路設計，便能夠針對所需的頻寬，加以改良設計，並提升其穩定度。

劉秉澄/2009-08-18 FrequencyResponseofAmplifiers 內容 6.4CG-stage 6.5cascode-stage 6.6differentialpair   Q:基本差動對,以M3取代電流源之電路,為何電壓頭部空間與CMRR相互限制 A:為了最小化M3消耗之電壓頭部空間,其寬度必須最大化而使得M1與M2源極有很大電容,近而降低高頻CMRR值   Q:共源極組態的零點，對電路有什麼影響? A:因為此零點為”正”，位在複數平面右半部，故會造成電路不穩定。

可以使用頻率補償的方式來解決。

  Q:輸出入阻抗為實數+虛數的意義是? A:視虛部的正負而定，可將其等效成電阻+電感，或電組+電容之組合   心得 藉由了解零點，來了解對於電路穩定度的影響。

甚至分辨左半跟右半平面的零點，除了補償電路不穩定的問題之外，也可以理解極零點位置對於穩定度的挑戰。

但為了達到電路穩定度，需要跟另外一些電路特性來做個trade-off。

  劉秉澄/2009-08-18 C7.Noise 上課單元: C.7NOISE 7.1Introductiontonoise 7.2TypesofNoise 7.3Noiseincircuit 7.4noiseinsingle-stageAmplifiers 7.5noiseindifferentialpairs 7.6noisebandwidth 上課內容: Q&A: Q uncorrelated的好處:: 在noise裡我們可以幫uncorrelated的NOISE分開來計算。

Q 以flickernoise來說NMOS>PMOS的原因: 因為電洞在較深層所以比較不受到表面的斷鍵結所影響。

Q 為何書上算noise都要由輸出端而referred到輸入端: 算回輸入端的原因可以讓我們很清楚的知道如果我們所要的輸入訊號多小時輸出端看到的會是雜訊而無法得到我們所要的訊號。

  心得: 此章節是在大學時電子學所未學過的，所以自己在這堂上課前念起來相當辛苦，腦中也產生了很多的問號。

所以在前半段是由學長再做一次的整理，才慢慢算是了解了!不過之後可能還是要花時間複習，才能融會貫通。

劉秉澄/2009-08-18 OperationalAmplifiers 內容 9.4Common-ModeFeedback 9.5InputRangeLimitation 9.6SlewRate 9.7PowerSupplyRejection     問題與討論 1.     共模回授作用為何? Ans：在差動放大器中，共模位準會影響一個差動放大器的輸出擺幅，但是在差動放大器的輸出端為一個大訊號輸出，很容易造成共模位準跑掉影響其差動放大器的輸出擺幅，所以才有共模回授的討論。

2.     為什麼共模回授，皆須有一個測試電路? Ans：因為要測試現在訊號放大的位準到底哪裡跑掉，才能從測試電中取得回授源，再將共模位準調回適當值 心得 這次理解的是common-modefeedback的功用，還有達到common-modefeedback的架構。

SlewRate的定義和PowerSupplyRejection的意義，對於OperationalAmplifiers的spec有更進一步的了解。

        劉秉澄/2009-08-18 C.9OPA   內容 9.1One-stageOpAmps 9.2Two-stageOpAmps 9.3GainBoosting     Q:如何達到高增益的單一級Op使用cascode架構缺點為何? A:如果在電路上面是以增益為主要目標，要達到高增益可以使用casode的架構，但因為使用cascode的架構也使得輸出擺幅授到限制  Q:兩級的Op可以達到高增益和較大的擺幅，但是其缺點為何? A:因為使用第一級達到高增益第二級達到大擺幅，因此在電路穩定度上面就會容易產生多極點效應，使得電路的穩定度下降，所以在兩級Op需要做個補償，但補償會造成頻寬下降，電路操作速度會受限。

  Q:GainBoost架構有何優缺點? A:GainBoost架構可以讓增益很容易就達到100db以上，但相對來說他的電源功率消耗也是較大。

但是他的操作速度可以比two-stageop較大一些。

而在gainboost架構裡如果極點問題沒處理好，容易造成op速度上不去。

      心得 從我們要做得spec中，在一開始就必須從對的架構下手，否則一些挑錯架構會讓自己陷入迷思，並沒有完美的架構，對於自己一開始做得電路而言，要從目標挑取適合目標的架構。

如果需要高增益和操作速度較快的電路，而不需要考慮電源功率消耗，gainboost是一個不錯的架構。

下圖為學員課後討論的照片   劉秉澄/2009-08-18 BandgapReference   內容: 1.Supply-IndependentBiasing 2.Temperature-IndependentReference 3.PTATCurrentGeneration 4.Constant-GmBiasing Q1:如何消除『與電源無關之電流簡單電路』中的基板效應? A1:將電阻置於PMOS之源極,並將其源極和每個PMOS電晶體之基板相接以消除基板效應 Q2:為什麼雙載子電晶體比較適合作為與溫度無關參考電路? A2:因為其特性可以提供正和負TC值之定義明確數值,進一步構成TC為零之電路 Q3:如何產生參考電路中之參考電流Iref? A3:在基本電流鏡電路中,上面疊接另外一電流鏡子,以產生參考電流Iref Q4:與供應電源無關之偏壓電路中,何謂退化點? A4:供應電源開啟時,如果所有電晶體電流為零,則它們將無限期關閉,故無法確認電路為ON或OFF的情況稱之 Q5:為何設計電壓或電流源參考電路? A5:為了使電路與供應電壓和製程參數相關性降低,將這些變化對電路的影響減到最小 Q6:如何產生正、負TC之電壓? A6:運用BJT中pn接面電壓產生負TC,Vbe和絕對溫度成正比產生正TC,進而發展出具有零溫度係數之參考電路   心得: 許多電路,需要用到參考電壓或電流源,而今天討論的主題就是參考電路。

參考電路顯示了與供應電壓和製程參數相關性低,且和溫度有明確相關性之直流數值,進而了解帶差參考電路。

在與同學們的研究與討論中,發現有許多值得探討得地方,像是許多重要的參數,包括輸入組抗、輸出雜訊及功率消耗,都會是參考電路需要特別注意的特性!經由學長們的補充與分享,得到了許多課本所沒有的相關知識,真的是受益良多!! 劉秉澄/2009-08-18 Hspice 內容 基本介紹Hspice的功用，IC設計的基本流程還有IC跟一般電路的差異性。

再來直接切入主題，Hspice語法、Hspice寫法、注意事項，容易出現錯誤訊息的提醒等等。

再來是直流分析、交流分析、暫態分析應用。

利用Hspice完成一個簡單的反向器邏輯閘分析。

  討論 1.     Pulse訊號為何？ 一個可以產生連續周期信號的spice語法 2.     Alter指令使用？ 通常是要跑多個分析狀態在同一個電路上面使用 3.     .lib”mm0355v.l”TT意義是何用處？ Include台積的製程檔，裡面有每一個MOS的參數，才可以讓SPICE去做運算 4.     Hspice如何看電路某節點的分析和波形 開啟SPICE先對設計好電路的檔案完成SPICE語法的撰寫，再讓SPCIE去模擬，再點選Avanware選特定要看的節點點兩下就可以成功看到波形   心得 這次學長介紹Hspice，這是我們第一次接觸，從完全沒有到有一些些熟悉的感覺。

學長用淺顯易懂的方式再加上之前遇到的問題一一說明給我們聽。

對Spice語法裡面所有細節很完整的仔細介紹，也學到很多對於IC設計的流程和一些基本的觀念，配合實際的作業操作讓我們慢慢熟悉。

劉秉澄/2009-08-11 StabilityandFrequencyCompensation   內容： 1.     MultipoleSystems 2.     PhaseMargin 3.     FrequencyCompensation 4.     CompensationofTwo-StageOpAmps 5.     OtherCompensationTechniques   問題與討論 1.     課本圖10.3，以前好像有學過類似的 Ans：根據回去找書及上課討論的結果，圖10.3(a)當σp>0時為overdamping，強度大小增加造成之不穩定狀態；圖10.3(b)當σp=0時為criticaldamping，固定強度振盪造成之不穩定狀態；圖10.3(c當σp<0時為underdamping，為我悶想要的穩定狀態。

2.     不了解GX、PX以及PM的關係以及為什麼PM=45°時較恰當 Ans：GX課本有說為迴路增益為1，PX為迴路相位為-180°，而PM為GX所對應到的相位；迴路增益為1是我們想要的但是相位不能為-180°否則電路會不穩定，故PM通常為45°為我們所選取。

3.為什麼把第二小的POLE用零級補償後，其頻寬會增加? Ans：頻寬的定義有兩種，一種是看f3db，一種是看單一增益頻寬，在這邊是以單一增益頻寬為定義，所以頻寬上升 4.     在課本上的pole都是用概略的方式預知pole的大小，但是若電路複雜之後還有辦法這樣看嗎? Ans：通常在複雜的電路，會直接以spice模擬直接找出pole在哪 心得 這次補償方法都有介紹到，主極點補償、極零點補償…等。

隨著電路越複雜的情況下，更要分析主極點跟次極點所在位置，甚至零點存在的可能性，因為這些極零點會影響電路穩定性。

因此這一章電路穩定跟極點零點分析是重要的主軸。

劉秉澄/2009-08-11 工作站使用、Cadence軟體使用   內容 在類比電路研討會裡，我們除了課本上的知識技能探討，還需要搭配實作的軟體應用。

所以必須要讓各位讀書會的同學都會使用這套軟體。

一開始我們先介紹了工作站的架設方式及應用，如何在工作站中畫出類比積體電路，以用來模擬書上所探討到的一般知識。

  討論 1.     我們一般熟知的做高頻電路都是用spetraRF來模擬，而低頻的較偏向用Hspice來模擬，這到底有甚麼差別？ 因為兩個模擬軟體他們雖然運算方式是相同的，但是它所考慮的效應會有不同的情形，如在高頻時要考慮到許多的寄生電容還有金屬效應等等。

所以會有不同的情形。

2.     在一個資料夾裡，我們要如何管理資料才不會因此而照成混亂。

3.     軟體裡DRC、LVS以及PEX的意義為何？ 當我們畫完光罩圖以後，我們必須要確認這些積體元件是否有辦法讓製程場所做出來，所以designrulecheck(DRC)就可達到此目的，接著就是要確認我們所畫的光罩圖是否符合我們一開始設計的元件組合，接下來當我們在做光罩圖時因為不同的排列方式會產生許多不必要的電容或電感效應，甚至是導線太長也會有使電阻變大。

所以要再經過一次模擬。

  心得 這次的學習還是在使用軟體的階段，這是做為一個積體電路設計所必需要會的，我們可以用這些軟體來模擬出書上所教的或是PAPER上別人所做的，有了這些軟體就可以讓我們設計出更優質的電路，但如果只是單靠軟體來模擬修改，會使我們設計的能力或是決定問題的所在有很大的缺失，所以，要有的認知是軟體只是幫助我們而不是主體。

  劉秉澄/2009-08-11 8.Feedback   內容： 1.     FeedbackTopologies 2.     Effectofloading 3.     EffectofFeedbackonNoise       課後心得：          回授主要分正回授與負回授，此章節著重在負回授的討論。

接上負回授後改變了原先開迴路電路的特性，形成一閉迴路。

負回授有其優缺點存在，像是電路精確度更穩定、頻寬變大或是改善線性度等，但相對也必須付出一些如增益、速度和一些特性來換取，這些參數必須互相trade-off。

       接著，討論主要四種不同的放大器種類和回授組態的量測回傳機制，對電路的分析更為明確且進步，以實際舉例的電路來討論，對回授更進一步瞭解其影響，且學習到利用不同的model於迴路中分析負載效應，最後討論，即使回授有著改變電路的特性，但回授並不改善雜訊對電路之影響。

        Q&A：   一、如何簡單的判斷出回授組態？ Ans:通常回授組態與系統有無直接相關性來判斷串聯或並聯，也可利用信  號種類來判斷，像是輸入電壓為串聯，輸出電壓則為並聯。

  二、例題8.9，此電路的電壓增益如式(8.70)，若將RF換成電容，則對電路影響？ Ans:以一電容取代時，並不會使轉移函數產生零點，零點的產生是因為信  號在兩節點間不只一個路徑移動，如同第六章頻率響應提到的，因為  在中低頻時，我們忽略了回授網路的逆向傳輸部分。

劉秉澄/2009-08-11 DifferentialAmp.finalproposal2009-08-27 DifferentialAmp.finalproposal(1)2009-08-27 layout2009-08-18 singlestageamp2009-08-18 differentialamplifier2009-08-18 Passiveandactivecurrentmirrors2009-08-18 Advancelayout2009-08-18 Chap.6FrequencyResponseofAmplifiers2009-08-18 FrequencyResponseofAmplifiers2009-08-18 C7.Noise2009-08-18 OperationalAmplifiers2009-08-18 C.9OPA2009-08-18 BandgapReference2009-08-18 Hspice2009-08-11 StabilityandFrequencyCompensation2009-08-11 工作站使用、Cadence軟體使用2009-08-11 8.Feedback2009-08-11 Copyright©2007-2009NationalTsingHuaUniversityALLRIGHTSRESERVED 最佳解析度為1024*768或1280*1024 聯絡我們101,Section2,Kuang-FuRoad,Hsinchu,Taiwan30013,R.O.C.30013新竹市光復路二段101號代表號：03-5716200統一編號：46804804