基于PCIe 5.0的CXL 以及LDDR存储IP方案更新来了– 新思科技 ...
文章推薦指數： 80 %
Posted by Emily Yan on 2020-08-26通过云开讲与我们的产品专家保持密切联系，本期开讲可以帮助你了解SoC设计所需的最基本的IP功能。
学习如何使用经过硅验证的IP核轻松地过渡到PCIe 5.0设计，此款IP核使设计者能够解决信号完整性，封装和通道性能等设计中遇到的挑战。
在DDR5，LPDDR5和HBM IP之间选择，帮助设计者在带宽，功耗和面积上达到最佳的设计成果。
想了解最新的新思科技 DesignWare 存储接口IP 吗？用于DDR5, LPDDR5, 以及HBM2/2
